CXMT, EUV 없이 5세대 D램 양산

중국 메모리 업체 CXMT가 9월 20일 헤페이에서 열린 세계제조업대회에서 5세대 D램 공정의 양산을 알렸습니다. 미국이 수출을 막아 온 EUV 노광 장비 없이, 구식 장비로 네 번 나눠 찍는 방식을 써서 도달했습니다.

회로 간격 11.95나노미터

CXMT가 밝힌 수치는 메모리 배열의 활성 영역 반피치 11.95나노미터, 커패시터 종횡비 45대 1입니다. 반피치는 이웃한 회로 선 사이 간격의 절반으로, 작을수록 같은 면적에 더 많은 회로를 넣을 수 있습니다. 다만 분석가들은 이 값이 특정 핵심 구조 한 곳에 해당하는 것이라, 업계가 쓰는 12나노미터급과 그대로 맞대어 비교하기는 어렵다고 지적했습니다.

회사는 같은 조건에서 웨이퍼 한 장에서 나오는 칩 수가 4세대보다 50% 늘었다고 밝혔습니다. 불량품을 걸러내기 전 기준입니다. 이 플랫폼으로 만든 24기가비트 LPDDR5X 제품 두 종이 함께 양산에 들어갔고, 칩 하나가 3기가바이트를 담아 기존 16기가비트 제품보다 용량이 50% 큽니다. 회사는 LPDDR6 양산과 HBM3E 시작도 같이 알렸습니다. 수율과 월 생산량은 공개하지 않았습니다.

네 번 찍어 만드는 방식

미세 회로를 새기려면 보통 파장이 아주 짧은 자외선을 쓰는 EUV 장비가 필요합니다. 중국은 이 장비를 들여올 수 없어 파장이 긴 구식 DUV 장비를 쓰고 있습니다. CXMT가 택한 사중 패터닝은 한 번에 그릴 수 없는 무늬를 노출과 식각을 네 차례 반복해 완성하는 것입니다. 모양자를 여러 번 대가며 그으면 선을 얼마든지 가늘게 만들 수 있지만, 겹쳐 찍는 위치를 맞추는 오차가 회를 거듭할수록 쌓입니다.

이 방식에는 대가가 따릅니다. 공정 단계가 늘어나므로 장비가 더 많이 필요하고 웨이퍼 한 장을 처리하는 데 걸리는 시간도 길어집니다. 쌓이는 오차는 규격을 맞추지 못하는 칩의 비율을 높입니다. 외부 분석가들은 이 때문에 CXMT의 비트당 생산원가가 삼성전자·SK하이닉스·마이크론보다 30% 가량 높을 것으로 보고 있습니다.

발표에서 빠진 것들

발표는 회사가 자기 행사에서 내놓은 것이고, 제3자가 검증한 수치가 아닙니다. 양산이라는 말에는 시작 단계부터 안정된 대량 공급까지 넓은 폭이 들어가는데, 수율과 월 생산량이 빠진 탓에 지금은 어느 쪽인지 판단할 근거가 없습니다. 반피치 값을 경쟁사 세대와 바로 비교하기 어렵다는 점은 앞서 적은 대로입니다. 생산원가 30% 열위라는 수치 역시 회사 발표가 아니라 밖에서 만든 추정치입니다.

그럼에도 이번 발표에서 눈여겨볼 대목은 수출통제가 향하는 목표가 옮겨가고 있다는 점입니다. EUV 금지는 중국이 회로 선폭을 줄이는 것 자체를 막지는 못했고, 대신 같은 메모리를 더 비싸게 만들게 했습니다. 이때 시장을 가르는 조건은 기술 격차보다 그 원가 차이를 감당해 줄 구매자가 있느냐에 가깝고, 중국 안에서는 조달 안정성을 이유로 그 차이를 치르는 수요가 이미 존재합니다.

국내 메모리 업체에게 이 발표가 갖는 의미는 고가 제품보다 범용 구간에 있습니다. HBM과 고용량 서버용 제품은 아직 거리가 있지만, 스마트폰에 들어가는 LPDDR 같은 제품은 중국 내수 단계에서 이미 섞이고 있습니다. 메모리 가격이 공급 제약으로 올라온 구간에서, 원가가 높아도 숨을 쉬는 공급자가 하나 늘어난 것이 유니트 단가 전망에 어느 정도로 반영될지가 다음 분기의 관전 포인트가 됩니다.